用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机.rarVERILOG_USB2.0 IP_all_information.part1.rarVERILOG_USB2.0 IP_all_information.part2.rarVERILOG_USB2.0 IP_all_information.part3.rarVERILOG_USB2.0 IP_all_information.part4.rar
共10条
1/1 1 跳转至页
usb_verilog 有很详细的英文说明,外添一份大连理工的论文,一起看包你完全理解usb,最后是usb_jtag 的verilog状态机
2楼
usb_verilog 有很详细的英文说明,外添一份大连理工的论文,一起看包你完全理解usb,最后是usb_jtag 的verilog状态机。学习USB的好东西自己顶,尤其是里面的英文usb_doc,欢迎
共10条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
我要赚赏金
