请参考http://forum.eepw.com.cn/thread/191768/1

在FPGA里面，只需要一个COS的正弦表和一个地址发生器即可。论坛上有相关的详细资料，你搜搜看，应该能有帮助的。

是的

嗯，谢谢，我看看

研究的过程中发现有什么问题，可以再讨论

这个使用ISE里面的COS和SIN的IP核就可以实现。

嗯。而且DDS的IP是免费的，可以随便用

xuexi

DDS
理論上很簡單
只要將弦波波形的數值
存到 sram 內
此 pattern 即固定
最後依不同的頻率將 pattern 至 sram 讀出
讀出後，經過 DAC 後，再經過 Filter 後
即可看到漂亮的波形
但是， DDS 一般來說，輸出頻率無法太高！可能 5MHz 以上就不太行了！
舉例，若要輸出弦波，將 SRAM 的每個 Address 從頭到尾讀出
但從頭到尾讀出的話
這個頻率就是最慢的
若跳著讀，就可增加頻率！
若要輸出方波，可讀 Sram 的同一個 Address 
就可輸出方波
要考慮到的是 Sram 儲存 pattern 的大小！