网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 企业专区 » Xilinx » 关于XILINX芯片IO管脚的上拉电阻的疑问

共4条 1/1 1 跳转至页

关于XILINX芯片IO管脚的上拉电阻的疑问

tanyushuang727
菜鸟
2010-11-11 13:17:42     打赏

XILINX的每个IO脚都有一个可选的可配上拉电阻功能，现在我在配置文件的UCF里使用了这个上拉电阻：
语法如下：
NET"I_key_data"        LOC = "C11"          |IOSTANDARD = LVCMOS33 |pullup ;
但是，我现在不清楚的就是这个上拉电阻的阻值是多少呢？
查找了资料，也没有交代这个阻值是多少呢？

回复
收藏
0



关键词： 关于     XILINX     芯片     管脚     电阻     疑问    

pfox
菜鸟
2010-11-11 13:31:39     打赏
2楼
我推算出来是2K。
有份资料说，如果配置时使用内部上拉，外部需要加560欧姆电阻下拉才能拉到低电平。

评论
tanyushuang727
菜鸟
2010-11-11 13:48:29     打赏
3楼

啊，谢谢楼上的回答~
但是，在哪里能找到确切的数据呢？


评论
Jason_Zhang
高工
2010-11-11 14:30:26     打赏
4楼

如果在IObank的手册里没写的话，那就真不知道了。pullup的驱动能力会强些，只要不是太重的负载，一般都够用了


评论
共4条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]