先说声对不起，误操作删除了你的帖子和问答，在这里帮你恢复了，好在原帖有所保留。

希望各位高手帮忙指点迷津啊，呵呵非常感谢！

问题是： 要实现本地服务——存储器访问，根据波形应用的具体需求，为波形组件提供统一的存储器访问服务。 一个Master接口独占多块存储器（比如2个，一个是SDRAM，一个是DDR SDRAM），这里认为这些存储器均可由本地FPGA直接访问。

大概结构是这样的：组件和容器之间通过Maste 和slave连接，容器和存储器控制器之间也是通过Maste 和slave连接。 现在需要做的是①在容器中实现一个地址解析器来判断存取SDRAM还是DDR SDRAM； ②在存储器控制器中使用2个异步FIFO来适配存储器控制器和容器之间的时钟数据宽度差异。 最终需要的是用VHDL语言实现(要求接口符合OCP规范)。

希望能有高手指点一二啊，再次感谢！