DDR或DDR2 要不要在布线前进行仿真
布线前仿真的目的是计算什么呢
计算信号线长度、阻抗、等长要求 还有别的吗?
什么软件简单易行 layout使用allegro
共7条
1/1 1 跳转至页
3楼
DDR 400, 时钟频率200MHz
IC 2 片16Mx 16 x 4bank构成32位256MB 控制位FPGA CYCLONE III EP3C55F484
IC 2 片16Mx 16 x 4bank构成32位256MB 控制位FPGA CYCLONE III EP3C55F484
不太明白 说具体点
帮你顶
<A href="http://www.newkw-ic.com/" >深圳新科维电子有限公司</A>
共7条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
我要赚赏金
