DDR或DDR2 要不要在布线前进行仿真
布线前仿真的目的是计算什么呢
计算信号线长度、阻抗、等长要求 还有别的吗?
什么软件简单易行 layout使用allegro
共7条
1/1 1 跳转至页

3楼
DDR 400, 时钟频率200MHz
IC 2 片16Mx 16 x 4bank构成32位256MB 控制位FPGA CYCLONE III EP3C55F484
IC 2 片16Mx 16 x 4bank构成32位256MB 控制位FPGA CYCLONE III EP3C55F484


不太明白 说具体点
帮你顶
<A href="http://www.newkw-ic.com/" >深圳新科维电子有限公司</A>
共7条
1/1 1 跳转至页
回复
打赏帖 | |
---|---|
【S32K146】S32DS watchdog 配置使用被打赏20分 | |
【Zephyr】使用 IAR 调试 Zephyr 镜像被打赏20分 | |
【Zephyr】MCXN947 Zephyr 开发入门适配shell被打赏20分 | |
【我要开发板】6.联合MATLAB记录数据被打赏50分 | |
【瑞萨RA2E1开发板】:使用ADC功能实现位移传感器采集方案被打赏20分 | |
【nRF7002DK】基于sht30的温湿度计被打赏20分 | |
【nRF7002DK】日志打印被打赏20分 | |
【换取手持示波器】RGB屏幕移植ARM-2D库被打赏35分 | |
【分享开发笔记,赚取电动螺丝刀】分享一下如何解决瑞萨RA2E1使用printf编译报错问题被打赏27分 | |
rtthread硬件加密-5hash加密分析被打赏10分 |