DDR或DDR2 要不要在布线前进行仿真
布线前仿真的目的是计算什么呢
计算信号线长度、阻抗、等长要求 还有别的吗?
什么软件简单易行 layout使用allegro
共7条
1/1 1 跳转至页

3楼
DDR 400, 时钟频率200MHz
IC 2 片16Mx 16 x 4bank构成32位256MB 控制位FPGA CYCLONE III EP3C55F484
IC 2 片16Mx 16 x 4bank构成32位256MB 控制位FPGA CYCLONE III EP3C55F484


不太明白 说具体点
帮你顶
<A href="http://www.newkw-ic.com/" >深圳新科维电子有限公司</A>
共7条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
“我踩过的那些坑”主题活动——第002期 | |
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |