用FPGA实现DDS时，DA的选型

菜鸟

2011-04-05 00:22:01 打赏

我要做一个信号发生器，用FPGA实现DDS部分，现在我比较疑惑的是：比如说我要输出频率为100K的正弦波，我的ROM中存有1024个点，那如果这样的话，我的DA转换速度就要达到100K*1024，才能得到一个完整的波形，那DA的转换速度大约到了100M。做个100K的正弦波，就得那么高速的DA，晕啊。一定是我理解错误了吧?,哪位热心的朋友给我解释一下输出波形频率与DA的转换速度选型的关系啊，谢谢了。也可以加我的QQ523335234.

关键词：实现选型

Jason_Zhang

高工

2011-04-05 09:59:04 打赏

2楼

你没弄明白DDS的原理。输出波形不需要把整个ROM表都输出的。
输出20个间隔相同的点那也叫正弦波，只是需要滤波。

DDS是固定时钟频率，通过改变查表间隔得到不同频率的波形。

只要满足奈奎斯特采样的，都叫正弦波

523335234

菜鸟

2011-04-05 12:01:49 打赏

3楼

非常感谢！

523335234

菜鸟

2011-04-05 12:32:11 打赏

4楼

相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信号频率。
ROM中的点是频率越高时，取到的点越少。因为当频率字很大时，累加器的溢出频率就越高，ROM取点之间的间隔就会越大。但只要满足取样定律，也就是说一个周期内，取的点数大于两个（一般要大于4个），就能经过滤波恢复成一个波形。

这是我参考楼上的见解和书本得到的理解。路过的大侠请指正。
谢谢了。

Jason_Zhang

高工

2011-04-05 13:13:45 打赏

5楼

的确如此。
如果你的波形的频率高，点数少时，对后级的低通滤波器的要求也高。否则，看着就不像正弦波了

共5条 1/1 1 跳转至页

发新帖

每日签到

有奖活动
「破界·共生」——2026蓝牙技术变革与工程实战思辨会
【“龙虾”创意工坊征集令——用XClaw玩出最出乎意料的智能终端】有奖活动~
【福利征集】工程师工作台缺失好物！回帖给我，帮你实现！
2026年“我要开发板活动”第三季，开始了！
硬核工程师专属补给计划——填盲盒
“我踩过的那些坑”主题活动——第002期
【EEPW电子工程师创研计划】技术变现通道已开启~
发原创文章【每月瓜分千元赏金凭实力攒钱买好礼~】

我要赚赏金打赏帖
基于MCP23S17的输入输出功能模块控制被打赏￥20元
【S32K3XX】SPD 软件包使用Link文件修改被打赏￥22元
Switch-Case局部变量定义问题被打赏￥23元
基于米尔TIAM62L开发板的串口通信及应用被打赏￥20元
PCF8574功能模块及其使用被打赏￥20元
传感器LSM6DSO及LIS3MDL的功能检测被打赏￥18元
LPS25HB气压传感器及其检测被打赏￥18元
HTS221温湿度传感器及其检测被打赏￥18元
【S32K3XX】HSE FW 版本更新被打赏￥21元
基于ArduinoUNO开发板的AT24C02读写测试被打赏￥16元

热门分类
STM32	MCU
通讯及无线技术	物联网技术
电子DIY	板卡试用
基础知识	软件与操作系统
我爱生活	小e食堂

用FPGA实现DDS时，DA的选型

回复