假设有两个模块,而要求这两个模块的8位数据线共用,那不可避免的要在两个进程里对这个信号赋值,应该怎样解决呢
共6条
1/1 1 跳转至页
5楼
给该数据总线加上一个互斥信号量,也就是一个读写标志寄存器,为1时可以访问,为0是禁止访问,读写访问时将该标准置1,读写访问结束时清零
共6条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| bsp_log:RTT分级日志封装被打赏¥16元 | |
| J-LinkRTT常用API函数讲解被打赏¥14元 | |
| 【S32K3学习整理】S32K388 四核启动被打赏¥23元 | |
| 【S32K3学习整理】Lockstep和Decoupled 模式被打赏¥28元 | |
| 嵌入式芯片调试神器-J-LinkRTT被打赏¥21元 | |
| 人体红外PIR感应传感器使用(ESP32S3)被打赏¥26元 | |
| 一种有效完成脚本程序测试的方法被打赏¥28元 | |
| WorkBuddy搭配SolidCraft给开发板做两件式外壳被打赏¥33元 | |
| 开箱一块k230被打赏¥33元 | |
| 【瑞萨RA8D1测评】RA8D1+lwIP网络验证与TCPOTA的实验记录被打赏¥33元 | |
我要赚赏金
