共7条
1/1 1 跳转至页
vxWorks编译问题求助
我使用的是tornado 2.2 for arm,使用make vxWorks编译后的结果如何变成bin文件??
我使用elftobin vxWorks.bin 总提示:elfToBin: error: reading ELF header
我看了vxWorks文件,开始几个字节是这样的:7f 45 4c 46(其中后三个字节就是“ELF”,所以我以为他是elf格式的)
请各位大侠帮忙啊!!!
谢谢!!!
其中rules.bsp中关于vxWorks的描述如下:
################################## vxWorks #####################################
#
# vxWorks - normal vxWorks system
# vxWorks.sym - symbol table of vxWorks
vxWorks vxWorks.sym : depend.$(BSP_NAME) usrConfig.o dataSegPad.o $(MACH_DEP) $(LDDEPS) $(patsubst -l%,lib%.a,$(LIBS)) $(CC_LIB)
- @ $(RM) vxWorks vxWorks.sym
- @ $(RM) version.o
- @ $(RM) vxWorks.tmp ctdt.c ctdt.o
$(CC) $(OPTION_OBJECT_ONLY) $(CFLAGS) -o version.o $(CONFIG_ALL)/version.c
$(LD_PARTIAL) -o vxWorks.tmp $(MACH_DEP) usrConfig.o version.o $(LD_PARTIAL_START_GROUP) $(LD_LINK_PATH) $(LIBS) $(LD_PARTIAL_END_GROUP) $(CC_LIB)
$(NM) vxWorks.tmp | $(MUNCH) > ctdt.c
$(MAKE) CC_COMPILER="$(OPTION_DOLLAR_SYMBOLS)" ctdt.o
$(LD) $(LDFLAGS) $(LD_ENTRY_OPT) $(SYS_ENTRY) $(LD_LOW_FLAGS) -o vxWorks dataSegPad.o vxWorks.tmp ctdt.o $(LD_SCRIPT_RAM) -Map vxWorks.map
- @ $(RM) vxWorks.tmp
$(LDOUT_HOST) vxWorks
$(LDOUT_CONV) vxWorks
$(BINXSYM) vxWorks vxWorks.sym
$(LDOUT_SYMS) vxWorks.sym
$(VXSIZEPROG) -v $(RAM_HIGH_ADRS) $(RAM_LOW_ADRS) vxWorks
关键词: vxWorks 编译 问题 求助
共7条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 | |
【分享评测,赢取加热台】使用8051单片机驱动WS2812被打赏40分 |