DDR中地址信号和数据信号是个什么时序关系？

助工

2012-05-02 20:20:43 打赏

如题。我看到的时序图上都是，先来一个地址信号，紧接着来好几个数据信号。可是就我的理解，应该一个地址就只能存放一个数据吧。这一次连续好几个是怎么回事啊？难道是说DDR中的地址会自动加一。不是很理解，有没有人知道啊

关键词：地址信号数据是个什么时序关系

助工

2012-05-02 20:52:08 打赏

2楼

刚刚看到，原来BL讲的就是我这个问题。那么还想请问一下，这个BL是怎么设置成2、4、8的呢？是DQS的关系吗？

高工

2012-05-05 17:49:33 打赏

3楼

这种是DDR的突发读写模式，可以通过模式寄存器配置2、4、8长度的突发操作。上传一个有关DDR操作的文档，可以详细看看！
深入了解内存.pdf

高工

2012-05-06 18:49:19 打赏

4楼

分清ＤＤＲ与SRAM的不一样哦

共4条 1/1 1 跳转至页

有奖活动
「破界·共生」——2026蓝牙技术变革与工程实战思辨会
【“龙虾”创意工坊征集令——用XClaw玩出最出乎意料的智能终端】有奖活动~
2026年“我要开发板活动”第三季，开始了！
硬核工程师专属补给计划——填盲盒
“我踩过的那些坑”主题活动——第002期
【EEPW电子工程师创研计划】技术变现通道已开启~
发原创文章【每月瓜分千元赏金凭实力攒钱买好礼~】
【EEPW在线】E起听工程师的声音！

我要赚赏金打赏帖
告别手动建模：我让AI用FreeCAD画了个开发板外壳被打赏￥30元
【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏￥33元
【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏￥30元
【瑞萨BLE/WIFI模块测评】DA14531被打赏￥28元
【瑞萨BLE/WI-FI模块测评】DA16200被打赏￥28元
【瑞萨BLE/WIFI模块测评】环境搭建被打赏￥32元
【瑞萨RA8D1测评】LVGL显示动画被打赏￥30元
【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏￥33元
【S32K3学习整理】时钟系统 ClockOut 功能被打赏￥28元
【S32K3学习整理】以太网LoopBack模式功能验证被打赏￥26元

回复