网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 【疑问】关于dsp的拉高拉低问题

共5条 1/1 1 跳转至页

【疑问】关于dsp的拉高拉低问题

wf1988
助工
2012-06-13 15:29:38     打赏

piccolo系列的28069内部有个VREGENZ 使能片上VREG效果的。拉低是用片上VREG，拉高是用外部VREG。我现在是用外部的，那是直接加个3.3V的电源上去行不，需要上拉电阻吗？数据手册里没提要加，但我怕直接加烧片子啊。

回复
收藏
0



关键词： 疑问     关于     拉高     拉低     问题    

winthony
工程师
2012-06-13 16:49:43     打赏
2楼

上拉还是加个电阻保险一些。虽说正常情况下芯片管脚直接加3.3V不会有问题，不过只要不是空间不允许，加个上拉电阻也不费什么事


评论
halibote523
专家
2012-06-15 15:09:22     打赏
3楼
保证你的外部电压3.3V是稳定的才行！加个保险也是一个不错的方法

评论
starcool783
助工
2012-06-16 19:30:14     打赏
4楼
看看数据手册中关于电压范围的描述，就像楼上兄弟描述的。首先电源得稳，电源稳了之后，然后看引脚的承受能力，不过有一点要注意。有的芯片有要求引脚不能再上电前承受高于某一门限的电压。比如1V。这个时候如果直连可能烧引脚，所以连电源的最好加个上拉电阻

评论
qqzz7833
菜鸟
2012-06-23 23:50:07     打赏
5楼

我理解的上拉电阻还有个作用就是限流，所以加上为好，不加万一内部无上下拉或失效，引脚就会因超过范围而烧毁。


评论
共5条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
站长统计
×

有奖问卷
英飞凌400V CoolSiC™重新定义高性能电源设计的功率密度和效率，含有奖小问卷，限前200名工程师！