生成网表是出现以下错误：搞了好几天了，解决不了
make : warnning: File 'implementation/clock_generator_0_wrapper.ngc' has modification time 1.6s in the future
make: warning: clock skew detected.your build may be incomplete.
最初毫无问题，后来发现综合把我设计的shift register搞没了，然后添加了一个attribute，问题就来了，删掉添加的attribute后还是这个jb问题。。。晕死了。有兄弟遇到这个问题么
我要赚赏金
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
