网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 企业专区 » Xilinx » 关于加法器进位链

共4条 1/1 1 跳转至页

关于加法器进位链

zby199088
菜鸟
2013-03-05 14:13:33     打赏

正在学习fpga，关于加法器进位链有些疑问，调用加法器的IP核是使用了进位链的，自己写的加法器布局布线后就没有使用进位链，这是为什么啊，怎么设计加法器才能使用slice中的进位链呢，求助。。

回复
收藏
0



关键词： 关于     加法器     进位    

soapee
菜鸟
2013-04-22 19:05:18     打赏
2楼

估计是你写的加法器被编译器综合掉了！想办法引入一些动态的接口来扰乱编译器！


评论
zby199088
菜鸟
2013-05-05 10:52:50     打赏
3楼
怎么设置动态接口呢？

评论
啸风
专家
2013-05-05 10:56:40     打赏
4楼
楼主   回复2··········n楼的时候，请点击回复本帖，不然给你回复的网友看不到你的回复。

评论
共4条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
-

嵌入式开发

STM32

MCU

FPGA

软件与操作系统

RISC-V

国产MCU

-

综合技术

-

DIY与开源设计

-

行业应用

-

活动中心

-

高校专区

-

休闲专区

-

企业专区

-

论坛服务

—
—
—
版
块
导
航