12楼
如果你从立体的角度去看,这种情况确实不可避免,只要有过孔不可能不是直角;只要有过孔就很难做到阻抗匹配。
其实我们平时说的在高速电路中应尽量避免在高速信号线上出现过孔,也是有这个原因;如果实在要有过孔的话,可以加大过孔半径,增加其厚度,以尽量匹配阻抗,减少反射。
15楼
无妨,多层板必定出现这种情况
系统时钟高也没办法,只能从其他方面考虑降低影响,这种情况不可避免
同一层却一定要减少这种冲突
18楼
据说直角走线也不是什么洪水猛兽,别的网站弄来几个东西你看看:
据说很经典的HP 3456A 六位半数字表里边:
回复
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
我要赚赏金
