实验名称：基于CPLD的24秒倒计时
实验概要：完成功能：通过数码管显示24秒的计时状态，当到计时到00时蜂鸣器响，按键有一个暂停。后续完善
关注这个CPLD的DIY很久了，以前学过的51，STM32等都是C语言编程，虽说有一定的编程基础，但Verilog
HDL是初次接触，想通过贵网站的DIY活动实现这个实验，能熟练掌握CPLD对各种外设、总线的操作。自己的方向是高速数据采集，也想为以后的FPGA
学习打下基础。希望我能从这次活动中有所收获。
共4条
1/1 1 跳转至页
自己参与DIY cpld
共4条
1/1 1 跳转至页
回复
 我要赚赏金打赏帖 |
|
|---|---|
| OK1126B-S开发板下以导航按键控制云台/机械臂姿态调整被打赏￥29元 | |
| 【树莓派5】便携热成像仪被打赏￥36元 | |
| 【树莓派5】环境监测仪被打赏￥35元 | |
| OK1126B-S开发板下多时段语音提示型电子时钟被打赏￥27元 | |
| OK1126B-S开发板下函数构建及步进电机驱动控制被打赏￥25元 | |
| 【S32K3XX】LPI2C 参数配置说明被打赏￥20元 | |
| OK1126B-S开发板的脚本编程及应用设计被打赏￥27元 | |
| 5v升压8.4v两节锂电池充电芯片，针对同步和异步的IC测试被打赏￥35元 | |
| 【S32K3XX】S32DS LPI2C 配置失败问题解决被打赏￥22元 | |
| 【S32K3XX】FLASH 的 DID 保护机制被打赏￥19元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
