实验名称：基于CPLD的24秒倒计时
实验概要：完成功能：通过数码管显示24秒的计时状态，当到计时到00时蜂鸣器响，按键有一个暂停。后续完善
关注这个CPLD的DIY很久了，以前学过的51，STM32等都是C语言编程，虽说有一定的编程基础，但Verilog
HDL是初次接触，想通过贵网站的DIY活动实现这个实验，能熟练掌握CPLD对各种外设、总线的操作。自己的方向是高速数据采集，也想为以后的FPGA
学习打下基础。希望我能从这次活动中有所收获。
共2条
1/1 1 跳转至页
自己参与DIY cpld
共2条
1/1 1 跳转至页
回复
 我要赚赏金打赏帖 |
|
|---|---|
| 在K230DBOX上实现多时段语音提示功能被打赏￥14元 | |
| 使K230DBOX实现相机持续拍照功能被打赏￥12元 | |
| 基于K230DBOX的文本管理器设计被打赏￥14元 | |
| 基于K230DBOX的彩色画板功能实现被打赏￥15元 | |
| 在K230DBOX上实现音乐播放器功能被打赏￥15元 | |
| NXP MCU系列开发板MCULink固件升级方法【VSCode】被打赏￥28元 | |
| 三分钟快速搭建NXP MCU开发环境(VSCode)被打赏￥22元 | |
| 为遥控小车巧添功能被打赏￥26元 | |
| 【S32K3XX】FlexCAN 模块配置使用被打赏￥30元 | |
| 【S32K3XX】FlexCAN RAM 资源分配整理被打赏￥25元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
