凑个热闹,发点照片。
看着凌乱的板子有感觉没?测试是不是都是这个样子,呵呵,完全看不到板子的本来面目了
每次看到这密密麻麻的连线,感觉说不出的舒服,呵呵
实际上就是一个DDR的测试座。把测试座卡在DDR颗粒上,上面引出所有用到的信号,连接到逻辑分析仪上,就可以分析所有时序,让问题无所遁形。
几年前用到的,现在看到还是挺好玩的
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |