网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 赛灵思秘笈大放送(5) ：一种多芯片串行收发器​纠偏方法

共1条 1/1 1 跳转至页

赛灵思秘笈大放送(5) ：一种多芯片串行收发器​纠偏方法

wangying
高工
2013-09-30 11:34:16     打赏
在一些特定的应用场景下，需要支持单板内多芯片串行收发器纠偏。要求各接收/发送机输入/出的数据相位差很小，比如250pS。为了达到该技术指标要求，必须使用多通道相位对齐技术、输入输出FIFO旁路技术。通常的相位对齐技术由于引入了Delay_Aligner，会带来2～4nS的相位不确定，不能满足系统指标要求。

这里介绍一种利用MMCM实现多芯片相位对齐的串行收发器纠偏方法……

——回复可见内容——
回复
收藏
0



关键词： Xilinx     纠偏    

共1条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]