网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » fpga除法器的一些问题

共3条 1/1 1 跳转至页

fpga除法器的一些问题

xuhongming
菜鸟
2014-03-26 12:23:43     打赏
        学习fpga有一段时间的朋友们，你们有没有比较好的除法器的设计思想，目前我的思想进局限于移位—>比较—>减法这种思想，希望有好的想法的朋友介绍一下。目前正在做等精度频率计除法模块，用quartus中自带的除法器时，当输入被除数为28位，除数为16位时，就消耗了780多个逻辑元件了。
回复
收藏
0

friends
高工
2014-03-26 22:11:30     打赏
2楼
硬件做除法器是这样的，可综合的除法运算都是靠移位操作完成的，特别耗资源，且只有除数为2的n次方才可被综合

评论
xuhongming
菜鸟
2014-03-27 16:02:08     打赏
3楼

哦，学习了，谢谢版主回复


评论
共3条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
-

嵌入式开发

STM32

MCU

FPGA

软件与操作系统

RISC-V

国产MCU

-

综合技术

-

DIY与开源设计

-

行业应用

-

活动中心

-

高校专区

-

休闲专区

-

企业专区

-

论坛服务

—
—
—
版
块
导
航