共3条
1/1 1 跳转至页
fpga除法器的一些问题

只看楼主 1楼
学习fpga有一段时间的朋友们,你们有没有比较好的除法器的设计思想,目前我的思想进局限于移位—>比较—>减法这种思想,希望有好的想法的朋友介绍一下。目前正在做等精度频率计除法模块,用quartus中自带的除法器时,当输入被除数为28位,除数为16位时,就消耗了780多个逻辑元件了。

共3条
1/1 1 跳转至页