网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » DIY与开源设计 » 电子DIY » 想知道FPGA编程用verilog好，还是VHDL好？

共2条 1/1 1 跳转至页

想知道FPGA编程用verilog好，还是VHDL好？

houlianpi
菜鸟
2014-03-28 15:37:07     打赏
想知道FPGA编程用verilog好，还是VHDL好？
回复
收藏
0

51FPGA
高工
2014-03-28 15:40:23     打赏
2楼
VHDL语法比较复杂，比较难学一些，verilog语法简单，适合入门，公司用verilog的比较多，建议学verilog。

评论
共2条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]