如何用VerilogHDL表述器件和逻辑？

院士

2014-04-25 22:02:58 打赏

昨天讲到：VerilogHDL建模就是对器件、连线及其关系的描述。

请问老师一个比较“入门”的问题：如果由一个非门在前和一个与门在后组成的电路，如何用VerilogHDL来描述；再就是如逻辑表达式Y=（A+B）orC,能否也用VerilogHDL来表示？

谢谢。

关键词： FPGA 学习交流提问

菜鸟

2014-04-26 10:23:11 打赏

2楼

assign Y = (A^B) | C;

或者直接例化逻辑门，A、B作为异或输入，输出和C接或门输入，或门输出就是Y。

院士

2014-04-26 21:32:28 打赏

3楼

谢谢回复讲解。

共3条 1/1 1 跳转至页

有奖活动
「破界·共生」——2026蓝牙技术变革与工程实战思辨会
【“龙虾”创意工坊征集令——用XClaw玩出最出乎意料的智能终端】有奖活动~
2026年“我要开发板活动”第三季，开始了！
硬核工程师专属补给计划——填盲盒
“我踩过的那些坑”主题活动——第002期
【EEPW电子工程师创研计划】技术变现通道已开启~
发原创文章【每月瓜分千元赏金凭实力攒钱买好礼~】
【EEPW在线】E起听工程师的声音！

我要赚赏金打赏帖
【S32K3学习整理】使用 LPUART 的loopback 模式实现核间通讯被打赏￥28元
arduinounoq原生zephyr环境搭建被打赏￥31元
树莓派3+Klipper，MPU6050共振补偿被打赏￥41元
GroveCreatorKit套件+摇杆测评被打赏￥18元
设备功耗web监控界面(ESP32C5)被打赏￥28元
OrangePiZero2W系统被打赏￥33元
Linux环境下以模拟方式快速实现出入管理功能测试被打赏￥24元
树莓派3+Klipper，老3D打印机满血升级被打赏￥33元
OK1126B-S开发板下串口屏及其应用被打赏￥21元
低功耗超声波液位测距仪(ESP32S3)被打赏￥27元