EEPW论坛

文章包括：

　　1.PLL主要技术指标

　　2.相位噪声

　　3.参考杂散

　　4.锁定时间

　　5.应用中常见问题

　　6.PLL芯片接口相关问题

　　参考晶振有哪些要求?我该如何选择参考源

　　请详细解释一下控制时序，电平及要求

　　控制多片PLL芯片时，串行控制线是否可以复用

　　请简要介绍一下环路滤波器参数的设置

　　环路滤波器采用有源滤波器还是无源滤波器

　　PLL对于VCO有什么要求?以及如何设计VCO输出功率分配器

　　如何设置电荷泵的极性

　　锁定指示电路如何设计

　　PLL对射频输入信号有什么要求

　　PLL芯片对电源的要求有哪些

　　内部集成了VCO的ADF4360-x，其VCO中心频率如何设定

　　PLL芯片性能相关问题

　　锁相环输出的谐波

　　锁相环系统的相位噪声来源有哪些?减小相位噪声的措施有哪些

　　为何我测出的相位噪声性能低于ADISimPLL仿真预期值

　　锁相环锁定时间取决于哪些因素?如何加速锁定

　　为何我的锁相环在做高低温试验的时候，出现频率失锁

　　非跳频(单频)应用中，最高的鉴相频率有什么限制

　　频繁地开关锁相环芯片的电源会对锁相环有何影响

　　PLL的调试步骤

　　为您的设计选择合适的PLL芯片

　　评价PLL频率合成器噪声性能的依据是什么

　　小数分频的锁相环杂散的分布规律是什么

　　到底用小数分频好还是整数分频好

等相关内容。

——回复可见内容——