经常看到如图的运放的输入端加入Rb来匹配输入阻抗,但是很久不知道究竟为何,以下是我对此的一些理解:
按照我们通常的理解,运放的输入阻抗都很高,理想中Rb上是没有电流的,但是实际并非如此,图(b)是一般运放的输入前级差分放大电路,Ra和Rb上实际上流的是两个三极管的基极电流,如果Ra不等于Rb,则在Ra和Rb上的压降就不相等,这样就会导致Vin没有被差分放大电路等比例放大,从而影响放大电路的精度,这就是我理解的为什么放大电路需要使正负输入端的输入阻抗相等的原因。
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |