虽然不弄fpga很久了。但是印象中，fpga的配置信息的确是不保存的， 这个与ARM微处理器是完全不一样的。

当然，这也是为什么FPGA都另外做了一个配置芯片在旁边的原因

你把DATA0和DCLK的上拉去掉试试吧，好像告诉过你呢。

各位兄弟姐妹，最近试了试，还是不对。

具体情况是：

原理图中的R1、R2、R3、R4和R16都去掉了，能够成功下载*.sof文件，但是下载*.jbc文件的时候，只能下载到84%就终止了，请教众兄弟，麻烦看看我的原理图，到底那个地方出错了，谢谢！

顺便说明一下：原理图中的K元件都是阻值为0Ω的电阻。

敬请各位救救我吧

以下是下载时出现的提示错误：

Error (209025): Can't recognize silicon ID for device 1

Error (209012): Operation failed

另外，检查问题是，我的FPGA频率用的是信号发生器外接输入30MHz正弦波。

写jic文件的同时用示波器监测EPCS4芯片上的各个管脚：

DCLK管脚(6脚)，在写程序的期间(从0%到84%时间内)，信号由3.3V高电平变成0V低电平；

nCSO管脚(1脚)，在写程序的期间(从0%到84%时间内)，信号由3.3V高电平变成3.0V高电平；

ADSO管脚(5脚)，在写程序的期间(从0%到84%时间内)，信号由0V低电平变成3.3V高电平.

请问各位：

这几个信号管脚在写程序是应该如何变化，从我监测的这个现象来看，我可能是那个地方出来问题？    在下载jic文件时，FPGA需不需要给它外接晶振信号？

怎么样了最后？怎么好使的，我现在也是这个问题。