Verification Job Description: ² 精通System Verilog语言 ² 精通UVM/VMM等验证方法学 ² 熟悉从UT到ST的验证流程 ² 有SOC或者IP验证经验,能够负责spec的学习、验证环境搭建、端到端验证完备性保证 ² 有处理器、cache、memory控制器等验证经验者优先 ² 有Formal验证经验者优先
诚邀国内外优秀人才加盟!如果你有上述全部或部分相关工作经验,请积极和我们联系。
设计、验证、建模、后端,DSP\IC\SOC,只要有任一方面的工作经验均可投递简历。
其他要求:
1、工作满一年
2、学校为211