FPGA功耗非常大，如何降低

助工

2015-01-07 14:57:30 打赏

我用cycloneIII的芯片EP3C16E144C8做频率转换，即把30MHz的晶振分出2MHz和400kHz以及90kHz和9kHz这四种频率，资源应该占用不到5%，但是整块板子的功耗却有12V/100mA(我用12V供电，然后转换成5V，再由5V转换出FPGA所需要的电压来),想请教请教：

我的板子功耗应不应该有这么大？

为什么功耗那么大？
能否把功耗降下去？

如何降低其功耗？请高手不吝指点。

详情请参见原理图.pdf

关键词： FPGA 功耗

工程师

2015-01-07 16:10:39 打赏

2楼

应该差不多，电源转换芯片还消耗了能量，不晓得altera有没有自带的做功耗分析的

院士

2015-01-07 16:27:16 打赏

3楼

51FPGA哪去了？

专家

2015-01-07 16:51:55 打赏

4楼

有工具的，但是没研究过功耗问题，坐等51FPGA。

高工

2015-01-07 16:58:57 打赏

5楼

功耗有多大啊，我们给FPGA供电一般采用5V转的，我觉得问题可能是出在电压转换这里。看看所选的电压转换芯片是否合适，以及电路是否有问题。

工程师

2015-01-08 00:44:08 打赏

6楼

既然有的话，那就可以直接下板测功耗吧，这样方便直接，还容易找到问题

菜鸟

2015-08-31 13:35:55 打赏

7楼

如果是用LDO，FPGA功耗其实就是3.3V100mA，甚至更低，1.2V100mA？

共7条 1/1 1 跳转至页

有奖活动
「破界·共生」——2026蓝牙技术变革与工程实战思辨会
【“龙虾”创意工坊征集令——用XClaw玩出最出乎意料的智能终端】有奖活动~
2026年“我要开发板活动”第三季，开始了！
硬核工程师专属补给计划——填盲盒
“我踩过的那些坑”主题活动——第002期
【EEPW电子工程师创研计划】技术变现通道已开启~
发原创文章【每月瓜分千元赏金凭实力攒钱买好礼~】
【EEPW在线】E起听工程师的声音！

我要赚赏金打赏帖
告别手动建模：我让AI用FreeCAD画了个开发板外壳被打赏￥30元
【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏￥33元
【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏￥30元
【瑞萨BLE/WIFI模块测评】DA14531被打赏￥28元
【瑞萨BLE/WI-FI模块测评】DA16200被打赏￥28元
【瑞萨BLE/WIFI模块测评】环境搭建被打赏￥32元
【瑞萨RA8D1测评】LVGL显示动画被打赏￥30元
【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏￥33元
【S32K3学习整理】时钟系统 ClockOut 功能被打赏￥28元
【S32K3学习整理】以太网LoopBack模式功能验证被打赏￥26元

回复