这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 企业专区 » Xilinx » ZYNQ FCLK0时钟问题

共4条 1/1 1 跳转至

ZYNQ FCLK0时钟问题

菜鸟
2015-03-13 14:10:38     打赏

Vivado设计VDMA硬件工程,为了测试去掉VDMAIP核,RGB直接给定值(该定值为屏亮之后显示为全屏蓝色)zed_ali3_controller_core_0。裸板测试ok屏为蓝色,linux下屏亮但是没蓝屏。


示波器测试裸板和运行linux情况下fclk0的时钟:

裸板: 33.33MHz

Linux:99.99MHz

Vivado工程中FCLK0设定为33.33MHz。


问题:  1)跑Linux情况下FCLK0时钟为什么发生了倍频?

           2)在Linux下使FCLK0的时钟为33.33MHz,应该如何修改?谢谢!




关键词: FCLK0     时钟     Linux    

院士
2015-03-13 15:35:20     打赏
2楼
玩儿 ZYNQ

的少?


菜鸟
2015-03-16 09:16:02     打赏
3楼
好像不多,我发的技术求助帖,基本没人回答。

菜鸟
2018-12-20 23:30:44     打赏
4楼

楼主怎么解决的啊?我也发现类似的问题了,裸跑FCLK_CLK0=200MHz(和我在block design里设置的一样),但是Linux下跑变成了50MHz,四分频了,不知道怎么回事,求指教


共4条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]