晶振周边不进行其他信号的走线，甚至需要周边有一个完整的系统地作参考，这是大家所知道的。大家对于晶振的走线肯定也有自己的看法，晶振走线最短的原则肯定正确的原则，但是大家都是怎么走的？！今日大家来说说自己的看法。
图一是我个人的习惯走线，图二是在一堆同事喷我图一走线之后的优化走线，你们又是怎么看，高手来过招！
图一 个人习惯走线
图二 多个同事赞同的走线
共4条
1/1 1 跳转至页
图1中，他们认为是晶振走线不能走中间，而我的看法是这是晶振自身的走线，非其他信号线，走在底部若也能造成干扰，那么我觉得他自身内部晶体的距离那么近也已经就是干扰了；从工艺上，走线的漆掉了，并且贴片机贴歪的概率应该很低才对，百万分一我觉得也是可能。怎么说呢？这要说对做产品的严谨性呢？还是自认为是老工程师就必须按照他们去做呢？还是走线风格？自认为每个人都有自己根据PCBl ayout规则有自己的走线风格，看别人的走线不习惯是一件非常正常的现象，而并非强制别人如何走线，毕竟对于改前和改后，彼此都有一个较强的走线理论依据，谁对谁错？对于如此低端的工业产品，有必要对这些细节过于较真？万事均有一个侧重点，该重则重，该轻则轻。
共4条
1/1 1 跳转至页
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂