网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » Quartus II 9.1下verilog的Error (10228)错误 求

共5条 1/1 1 跳转至页

Quartus II 9.1下verilog的Error (10228)错误 求大神解惑

hjr0607
菜鸟
2017-09-25 09:30:31     打赏

最近编译老是出现“Error (10228): Verilog HDL error at gen3_divd.v(1): module "gen3_divd" cannot be declared more than once”这类的错误，请各路大神来解惑！uart_rx.rar

回复
收藏
0



关键词： Quartus     verilog     Error     102    

hjr0607
菜鸟
2017-09-25 11:55:16     打赏
2楼

没人  自己先顶一下


评论
vaioshop
专家
2017-09-25 12:32:00     打赏
3楼

不懂，等待大神解答。


评论
hjr0607
菜鸟
2017-09-26 00:18:28     打赏
4楼

问题已解决，还是要靠自己啊，情况如下：blob.png

在文件列表里删除gen_divd.v和uart_r.v就OK了，如下

blob.png


评论
啸风
专家
2017-09-27 11:34:26     打赏
5楼

报错都提示了错误位置，多折腾。


评论
共5条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
-

嵌入式开发

STM32

MCU

FPGA

软件与操作系统

RISC-V

国产MCU

-

综合技术

-

DIY与开源设计

-

行业应用

-

活动中心

-

高校专区

-

休闲专区

-

企业专区

-

论坛服务

—
—
—
版
块
导
航