网站首页
电子产品世界 » 论坛首页 » 综合技术 » 电源与模拟 » 如何最优设计PMOS过压保护电路？

共6条 1/1 1 跳转至页

如何最优设计PMOS过压保护电路？

未来的我
工程师
2020-01-11 17:05:01     打赏
下图实验结果为：输入5V-50V，输出在PMOS管漏级未上拉或下拉直接输出时，几乎等于输入，未体现到输入12V过压保护功能，若漏级输出接上拉电源或下拉到地，则在输入＞12V时，输出与上拉或下拉的电位有关。222.png提问：1、实际用在电源输入的时候，PMOS管漏级接下拉电阻对接到地可否？2、为何PMOS管漏级未上拉或下拉直接输出时，按说PMOS管已经断开，为何还有电压?3、怎么判断PMOS管已经关断？


回复
收藏
0



关键词： 如何     最优     设计     过压     保护     电路    

黑星
工程师
2020-01-11 17:50:32     打赏
2楼

楼主的电路有些复杂，用运放做比较器实现过压保护，不是更简单些吗？



评论
明月风
工程师
2020-01-11 18:49:30     打赏
3楼

图有些小，看不清，建议EEPW能实现点击放大。不然，我想回答都不太方便


评论
同煮山川
工程师
2020-01-11 22:06:10     打赏
4楼

帮你顶一下 让高手来回答


评论
船长demons
高工
2020-01-12 20:46:53     打赏
5楼

首先你的输入输出电压得弄的很到位吧


评论
清歌孤我
工程师
2020-01-13 21:29:41     打赏
6楼

建议采用运放电路做保护


评论
共6条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
-

嵌入式开发

STM32

MCU

FPGA

软件与操作系统

RISC-V

国产MCU

-

综合技术

-

DIY与开源设计

-

行业应用

-

活动中心

-

高校专区

-

休闲专区

-

企业专区

-

论坛服务

—
—
—
版
块
导
航