EEPW论坛

我想在ARM系统中插入一个FPGA作为总线控制器， 使得arm对SRAM（或者SDRAM）的访问要通过FPGA中转， 同时让FPGA对存储器中存储的数据进行纠错编码，解码处理， 即能在CPU读数据时纠错解码，又能在CPU写数据时纠错编码， FPGA还能独自在不占用CPU资源的情况下清洗总个数据存储器， 因研究需要，要将SRAM（或者SDRAM）扩展到8GByte，不知道如何实现？请高手赐教。 s3c44b0x好像标准配置是最多接256M各种存储器， 其中SRAM最多接256M，而SDRAM最多接64M， 我想用GPIO的几个口作为地址线， 然后通过FPGA对新加的几跟地址线译码作为片选信号。 不知道这样行得通不？ 不知道哪位大侠有ARM＋FPGA＋SRAM（或者SDRAM）的原理图？ 谢谢。