共2条
1/1 1 跳转至页
VHDL,PORT 在VHDL中不通过PORT,多个实体间如何共享一个信号?
问
不通过PORT,多个实体间如何共享一个信号?
我想通过共享程序包中定义某个signal,在其他实体中引用包中的这个变量,编译错误如下:
Error (10001): Verilog HDL or VHDL error at servo.vhd(228): unsupported reference to global signal or variable ttt
Error (10001): Verilog HDL or VHDL error at typepackage.vhd(10): ttt is declared here。
如果只在包中申明,实体中不引用是可以通过编译的。纳闷。。。
答 1: 带时序的COMPONENT组件设计中VHDL需要做很多重复的工作
我想通过共享程序包中定义某个signal,在其他实体中引用包中的这个变量,编译错误如下:
Error (10001): Verilog HDL or VHDL error at servo.vhd(228): unsupported reference to global signal or variable ttt
Error (10001): Verilog HDL or VHDL error at typepackage.vhd(10): ttt is declared here。
如果只在包中申明,实体中不引用是可以通过编译的。纳闷。。。
答 1: 带时序的COMPONENT组件设计中VHDL需要做很多重复的工作
共2条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
我要赚赏金
