【白皮书】采用28-nm FPGA切实降低SEU
相对于ASIC，采用FPGA 设计的系统有明显的优势，例如，快速工艺技术改进和设计创新等，支持在高可用性、高可靠性和安全关键系统中使用FPGA。 然而，技术进步也带来了其他影响，例如，对于以前可以忽略的软错误，现在却非常敏感。 由单事件干扰(SEU) 导致的这些软错误不是破坏性的，系统不需要停止工作就能够纠正软错误。 本白皮书介绍为Altera ®Stratix V ® FPGA 开发的增强SEU 降低技术怎样通过强大的技术路线来解决软错误系统难题。详见wp-01135-stxv-seu-mitigation_CN.pdf。
 我要赚赏金打赏帖 |
|
|---|---|
| 【S32DS】S32K3 RTD7.0.1 HSE 组件配置报错问题解决被打赏￥27元 | |
| 【S32K3XX】MCME 启动 CORE1被打赏￥23元 | |
| AG32VH407下温度大气压传感器及其检测被打赏￥20元 | |
| AG32VH407下光照强度传感器BH1750及其检测被打赏￥22元 | |
| AT32VH407下使用温湿度传感器DHT22进行检测被打赏￥20元 | |
| DIY一个婴儿澡盆温度计被打赏￥34元 | |
| 【FreeRtos】FreeRtos+MPU region 配置规则被打赏￥23元 | |
| 【分享开发笔记，赚取电动螺丝刀】三分钟快速上手驱动墨水屏(ArduinoIDE)被打赏￥28元 | |
| 【S32K3XX】LIN 通讯模块使用被打赏￥31元 | |
| 【FreeRtos】FreeRtos + MPU模块的配置使用被打赏￥32元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
