网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 【白皮书】采用28-nm FPGA切实降低SEU

共1条 1/1 1 跳转至页

【白皮书】采用28-nm FPGA切实降低SEU

bobgeng
高工
2012-04-20 21:28:21     打赏
【白皮书】采用28-nm FPGA切实降低SEU
相对于ASIC，采用FPGA 设计的系统有明显的优势，例如，快速工艺技术改进和设计创新等，支持在高可用性、高可靠性和安全关键系统中使用FPGA。 然而，技术进步也带来了其他影响，例如，对于以前可以忽略的软错误，现在却非常敏感。 由单事件干扰(SEU) 导致的这些软错误不是破坏性的，系统不需要停止工作就能够纠正软错误。 本白皮书介绍为Altera ®Stratix V ® FPGA 开发的增强SEU 降低技术怎样通过强大的技术路线来解决软错误系统难题。详见wp-01135-stxv-seu-mitigation_CN.pdf。
回复
收藏
0



关键词： 白皮书     采用     28-nm     切实     降低    

共1条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]