【白皮书】采用28-nm FPGA切实降低SEU
相对于ASIC，采用FPGA 设计的系统有明显的优势，例如，快速工艺技术改进和设计创新等，支持在高可用性、高可靠性和安全关键系统中使用FPGA。 然而，技术进步也带来了其他影响，例如，对于以前可以忽略的软错误，现在却非常敏感。 由单事件干扰(SEU) 导致的这些软错误不是破坏性的，系统不需要停止工作就能够纠正软错误。 本白皮书介绍为Altera ®Stratix V ® FPGA 开发的增强SEU 降低技术怎样通过强大的技术路线来解决软错误系统难题。详见wp-01135-stxv-seu-mitigation_CN.pdf。
| 有奖活动 | |
|---|---|
| 【有奖活动——B站互动赢积分】活动开启啦！ | |
| 【有奖活动】分享技术经验，兑换京东卡 | |
| 话不多说，快进群！ | |
| 请大声喊出：我要开发板！ | |
| 【有奖活动】EEPW网站征稿正在进行时，欢迎踊跃投稿啦 | |
| 奖！发布技术笔记，技术评测贴换取您心仪的礼品 | |
| 打赏了！打赏了！打赏了！ | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂