这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » DIY与开源设计 » 电子DIY » 啸风的FPGA DIY开发进程

共34条 4/4 |‹ 1 2 3 4 跳转至
专家
2012-11-04 20:27:33     打赏
31楼
12、串口的收实验

这段时间事情有点多,时间总是零零散散的,好久没更新进程了。

串块大家都用的非常多,这里就不多讲了,视频也不拍了,上传张效果图,等到综合实验的时候再多拍几个

实现的功能是 发送接收单个字节。

效果图:

再上传个sof文件,供大家测试硬件使用。
RS232.zip

专家
2012-11-23 10:39:49     打赏
32楼
好的  我的也要搞起来了  都落下这么长时间了

专家
2012-11-23 19:30:45     打赏
33楼
已经发到你QQ邮箱了,   我的进程里也上传了

专家
2012-12-23 20:14:46     打赏
34楼
13、PLL简单的配置实验

PLL(锁相环),给PLL一个时钟输入,经过PLL内部处理后,在输出端口就可以得到一定范围的时钟频率。

下面用图文对PLL的配置简单的说明下。

步骤:

1、先建一个PLL的工程,这个大家都会,不用做介绍;

2、建完工程后,将不用的管脚设置为输入三态;


3、在Quartus的菜单栏选择tools--->MegaWizard Wizard Plug - In Manager



4、选择默认选项,如下图



5、如下图进行操作
   (1)在I/O下,选择ALTPLL;
   (2)选择Verilog HDL为配置PLL内核的使用语言;
   (3)输入例化PLL的文件名;


6、选择器件的速度等级及外接晶振的大小



7、配置时钟c0的相关参数



8、配置时钟c1的参数  



9、PLL核最终输出文件
   (1)PLL_control.v   PLL内部的控制IP核
   (2)PLL_control_inst.v 是PLL的例化文件,可以直接复制来使用。



10、打开红框下面的 PLL_control_inst.v文件  复制里面PLL的例化模板



11、将PLL例化文件粘贴到PLL_test文件中,修改信号接口,与自己的定义的接口对应。



12、编译,打开RTL视图


共34条 4/4 |‹ 1 2 3 4 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]