这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » MCU » 探讨一个关于JTAG管脚上下拉电阻的问题

共10条 1/1 1 跳转至

探讨一个关于JTAG管脚上下拉电阻的问题

高工
2013-01-08 23:30:24     打赏

不知大家注意过这个问题没有,最近在画一电路图,发现了很多平时不太注意的问题,现拿来大家讨论一下,今就先拿JTAG说事吧:不实际动手不知道,今在画JTAG管脚的时候偶尔多搜了一下,发现个很奇怪的问题,在ST提供的中文版的datasheet上有下面一段话
● JNTRST:带上拉的输入
● JTDI:带上拉的输入
● JTMS/SWDIO:带上拉的输入
● JICK/SWCLK:带下拉的输入
● JTDO:浮动输入
软件可以把这些I/O口作为普通的I/O口使用。
注意: JTAG IEEE标准建议对TDI,TMS和nTRST上拉,而对TCK没有特别的建议。但在STM32F10xxx中,JTCK引脚带有下拉。内嵌的上拉和下拉使芯片不再需要外加外部电阻。“内嵌的上拉和下拉使芯片不再需要外加外部电阻。” 但是在 “STM3210E-EVAL”的sch里,发现它却没按手册里面来操作,瞬感无从下手,于是多找了几个图来看,发现真是千奇百怪啊:如下图。
                        
 
再来一个
         图三
    
图四

  
这个是我采用的,10管教的
   
大家说说自己的看法呗。。。




关键词: 探讨     一个     关于     脚上     下拉     电阻     问题    

高工
2013-01-09 11:40:10     打赏
2楼
不画不知道,一画全是泪啊。。。

高工
2013-01-09 11:49:45     打赏
3楼
手册里面介绍有辣的有不辣的,哈哈哈

高工
2013-01-09 11:51:40     打赏
4楼
Jobs一般全上拉,跟着大神们来吧

高工
2013-01-09 11:53:44     打赏
5楼
为了安全起见,JTAG的管脚一般不复用,我就是不太明白,手册里写的和实际大家所采用的不同,那手册岂不失去权威了麻,还是经验可贵,多谢了

高工
2013-01-09 11:54:43     打赏
6楼
还有不接的,这个好像还得看芯片来定,我也有点迷糊啦,哈哈哈

高工
2013-01-09 11:56:04     打赏
7楼
是该说ST的片子性能好呢还是。。。反正怎么来都成,哈哈哈

高工
2013-01-09 11:58:09     打赏
8楼
电源一般不就3.3V或是5V吗?驱动能力的话没研究过,就是正常的烧写程序用呗,看来还真是复杂啊,哈哈哈

高工
2013-01-09 17:11:38     打赏
9楼
对于STM32的片子来说是这么滴,其他的就不知情了。。。

高工
2013-01-09 22:20:28     打赏
10楼
要始终保持怀疑一切的态度,哈哈哈

共10条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]