网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » MCU » 探讨一个关于JTAG管脚上下拉电阻的问题

共19条 1/2 1 2 › 跳转至页

探讨一个关于JTAG管脚上下拉电阻的问题

落月风情
高工
2013-01-08 23:30:24     打赏

不知大家注意过这个问题没有，最近在画一电路图，发现了很多平时不太注意的问题，现拿来大家讨论一下，今就先拿JTAG说事吧：不实际动手不知道，今在画JTAG管脚的时候偶尔多搜了一下，发现个很奇怪的问题，在ST提供的中文版的datasheet上有下面一段话
● JNTRST：带上拉的输入
● JTDI：带上拉的输入
● JTMS/SWDIO：带上拉的输入
● JICK/SWCLK：带下拉的输入
● JTDO：浮动输入
软件可以把这些I/O口作为普通的I/O口使用。
注意： JTAG IEEE标准建议对TDI，TMS和nTRST上拉，而对TCK没有特别的建议。但在STM32F10xxx中，JTCK引脚带有下拉。内嵌的上拉和下拉使芯片不再需要外加外部电阻。“内嵌的上拉和下拉使芯片不再需要外加外部电阻。” 但是在 “STM3210E-EVAL”的sch里，发现它却没按手册里面来操作，瞬感无从下手，于是多找了几个图来看，发现真是千奇百怪啊：如下图。
                        
 
再来一个
         图三
    
图四

  
这个是我采用的，10管教的
   
大家说说自己的看法呗。。。

回复
收藏
0



关键词： 探讨     一个     关于     脚上     下拉     电阻     问题    

jobs
院士
2013-01-09 09:10:00     打赏
2楼
一直使用全部上拉的飘过……

这么一个小东西居然有这么多的知识。

评论
wxqms
工程师
2013-01-09 09:43:42     打赏
3楼
可以不用都上拉的

评论
Veiko
高工
2013-01-09 09:44:47     打赏
4楼
表示也是全部加了上拉…………

评论
jlhgold
工程师
2013-01-09 09:46:48     打赏
5楼
这有什么区别 无非就是有一个没有用上拉下拉的而已！一般认为外部上拉比内部的靠谱！
另外，我的感觉是：
如果这些引脚被修改了 就有可能失去了原有的jtag性能 需要外部的上下拉来辅助！

评论
wang1113
工程师
2013-01-09 09:51:59     打赏
6楼
学习了，是上拉电阻吧

评论
xieyuanfu
工程师
2013-01-09 09:52:09     打赏
7楼
内嵌的上拉下拉 我习惯还是自己加自己的上下拉 电阻 ，这样可以减少CPU本身的功耗，

你可以按照标准来做，也可以全都上拉。没啥大问题的

评论
dowells
助工
2013-01-09 09:57:34     打赏
8楼

一般MCU的内部上拉为30K——50K，外部是否要加上拉要根据电源，以及驱动能力和信号速度来确定。STM32的外部上拉可以省去。


评论
落月风情
高工
2013-01-09 11:40:10     打赏
9楼
不画不知道，一画全是泪啊。。。

评论
落月风情
高工
2013-01-09 11:49:45     打赏
10楼
手册里面介绍有辣的有不辣的，哈哈哈

评论
共19条 1/2 1 2 › 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]