Altera的文档说这种144引脚的器件有（最多）91个用户IO。
看去年FPGA DIY活动的板子，提供的原理图，8个bank标着IO的引脚，一共是84个，加上Key1到Key5，也才有89个。而且这几个Key，接在CLK引脚上，只怕只能输入，不能输出吧？
另外在标着IO的84个引脚上，EPCS4和JTAG上，用于配置和调试，可能还要去掉7、8个。那末实际用户能用的不到80个IO?
| 打赏帖 | |
|---|---|
| 【S32K146】S32DS watchdog 配置使用被打赏20分 | |
| 【Zephyr】使用 IAR 调试 Zephyr 镜像被打赏20分 | |
| 【Zephyr】MCXN947 Zephyr 开发入门适配shell被打赏20分 | |
| 【我要开发板】6.联合MATLAB记录数据被打赏50分 | |
| 【瑞萨RA2E1开发板】：使用ADC功能实现位移传感器采集方案被打赏20分 | |
| 【nRF7002DK】基于sht30的温湿度计被打赏20分 | |
| 【nRF7002DK】日志打印被打赏20分 | |
| 【换取手持示波器】RGB屏幕移植ARM-2D库被打赏35分 | |
| 【分享开发笔记，赚取电动螺丝刀】分享一下如何解决瑞萨RA2E1使用printf编译报错问题被打赏27分 | |
| rtthread硬件加密-5hash加密分析被打赏10分 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂