Altera的文档说这种144引脚的器件有（最多）91个用户IO。
看去年FPGA DIY活动的板子，提供的原理图，8个bank标着IO的引脚，一共是84个，加上Key1到Key5，也才有89个。而且这几个Key，接在CLK引脚上，只怕只能输入，不能输出吧？
另外在标着IO的84个引脚上，EPCS4和JTAG上，用于配置和调试，可能还要去掉7、8个。那末实际用户能用的不到80个IO?
 我要赚赏金打赏帖 |
|
|---|---|
| 【S32K3学习整理】使用 LPUART 的loopback 模式实现核间通讯被打赏￥28元 | |
| arduinounoq原生zephyr环境搭建被打赏￥31元 | |
| 树莓派3+Klipper，MPU6050共振补偿被打赏￥41元 | |
| GroveCreatorKit套件+摇杆测评被打赏￥18元 | |
| 设备功耗web监控界面(ESP32C5)被打赏￥28元 | |
| OrangePiZero2W系统被打赏￥33元 | |
| Linux环境下以模拟方式快速实现出入管理功能测试被打赏￥24元 | |
| 树莓派3+Klipper，老3D打印机满血升级被打赏￥33元 | |
| OK1126B-S开发板下串口屏及其应用被打赏￥21元 | |
| 低功耗超声波液位测距仪(ESP32S3)被打赏￥27元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
