Altera的文档说这种144引脚的器件有(最多)91个用户IO。
看去年FPGA DIY活动的板子,提供的原理图,8个bank标着IO的引脚,一共是84个,加上Key1到Key5,也才有89个。而且这几个Key,接在CLK引脚上,只怕只能输入,不能输出吧?
另外在标着IO的84个引脚上,EPCS4和JTAG上,用于配置和调试,可能还要去掉7、8个。那末实际用户能用的不到80个IO?
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |