请问群里的大神们一个问题
在设计嵌入式系统时遇见的问题,PCB是自己设计的,采用的芯片XILINX VIRTEX6系列的 FPGA(XC6VLX240t)和MICRON 的DDR3(MT8JSF25664HZ)。其中分配给DDR3发FPGA bank是 bank35,bank36,bank25,bank26. 由于PCB设计过程没有注意到 “需要预留(Not Connect)这四个FPGA bank里的SRCC或MRCC的P管脚,因为MIG的时钟走线和数据获取过程需用用到相应管脚的IODELAY, OSERDES, and associated routing等资源”,我们设计出来PCB把这些SRCC或MRCC管脚作为DDR3的DQ数据走线了。导致未能生成与DDR3 连接的core,问有没有什么补救办法?
| 有奖活动 | |
|---|---|
| 这个春节你犒赏自己什么了?分享你的故事,有奖征集 | |
| 2026年“我要开发板活动”第三季,开始了! | |
| 硬核工程师专属补给计划——填盲盒 | |
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音! | |
| 高校联络员开始招募啦!有惊喜!! | |
我要赚赏金打赏帖 |
|
|---|---|
| 【S32K3XX】SWT 模块使用被打赏¥22元 | |
| 【分享开发笔记,赚取280元手持便携数字示波器】32位linux内核内存映射896的理解被打赏¥14元 | |
| AG32VH407开发板例程体系的构成与使用方法被打赏¥20元 | |
| 【S32K3XX】SEMA42 模块使用被打赏¥26元 | |
| 【S32K3XX】XRDC 功能使用被打赏¥22元 | |
| 【分享开发笔记,赚取280元手持便携数字示波器】8051使用keil编译的程序移动心得被打赏¥21元 | |
| 【S32K3XX】HSE 密钥管理被打赏¥17元 | |
| 【S32K3XX】Standby RAM的初始化流程被打赏¥18元 | |
| Gravity:中英文语音合成模块V2.0及其串口控制被打赏¥24元 | |
| 全彩色度变化图的绘制被打赏¥27元 | |
我要赚赏金
