我的开发环境如下
1。芯片:CYT4DNJBRS(TraveoII 6M 集群)
2。SDL:7.4.0
3。测试示例项目:surface_blit_display_basic
我正在测试示例项目 s " urface " _blit_display_basic。
成功构建—— > Board Flash —— > 运行它,出现以下错误消息。(通过-->-->UART Printf)
[i][错误]:.... source user hw gccgfx_cmdseq.c: (698): (): FIFO 缓冲区未初始化!!!
我发现错误发生在 " cygfx_beF " ill 函数中。
在执行 cygfx_beFill 函数之前,我找不到应该进行哪些设置。
共1条
1/1 1 跳转至页
CYT4DNJBRSFIFO缓冲区未初始化是怎么回事?
关键词: CYT4DNJBRS FIFO
共1条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 硬核工程师专属补给计划——填盲盒 | |
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音! | |
| 高校联络员开始招募啦!有惊喜!! | |
| 【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
| 送您一块开发板,2025年“我要开发板活动”又开始了! | |
我要赚赏金
