我的开发环境如下
1。芯片:CYT4DNJBRS(TraveoII 6M 集群)
2。SDL:7.4.0
3。测试示例项目:surface_blit_display_basic
我正在测试示例项目 s " urface " _blit_display_basic。
成功构建—— > Board Flash —— > 运行它,出现以下错误消息。(通过-->-->UART Printf)
[i][错误]:.... source user hw gccgfx_cmdseq.c: (698): (): FIFO 缓冲区未初始化!!!
我发现错误发生在 " cygfx_beF " ill 函数中。
在执行 cygfx_beFill 函数之前,我找不到应该进行哪些设置。
共2条
1/1 1 跳转至页
CYT4DNJBRSFIFO缓冲区未初始化是怎么回事?
关键词: CYT4DNJBRS FIFO
2楼
根据您提供的信息,显示错误消息是 "FIFO缓冲区未初始化!!!",在执行cygfx_beFill函数之前找不到应该进行哪些设置。
这个错误通常表示您需要在使用cygfx_beFill函数之前对FIFO缓冲区进行初始化设置。根据您提供的背景信息,您使用的是SDL 7.4.0和CYT4DNJBRS芯片。
解决这个问题的具体步骤可能因您的开发环境而有所不同,以下是一些可能的解决方案:
1. 检查库的初始化:确保在使用cygfx_beFill函数之前进行了必要的库初始化操作。这可能涉及到在您的项目中包含正确的库文件或配置正确的初始化选项。您可以查阅CyberWorkbench的文档或参考示例项目的文档,以获取有关正确初始化库的信息。
2. 检查FIFO缓冲区设置:查看您的代码中是否有设置FIFO缓冲区的部分。您可能需要按照芯片和SDL的文档来设置FIFO缓冲区的大小、地址或其他相关配置。
3. 检查硬件资源:检查您的开发环境中是否提供了足够的硬件资源来支持FIFO缓冲区的使用。这可能涉及到正确连接硬件外设或确保硬件资源的可用性。
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
与电子爱好者谈读图二被打赏50分 | |
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分 | |
【FRDM-MCXN947评测】双核调试被打赏50分 | |
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分 | |
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分 | |
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分 | |
【CPKcorRA8D1评测】--搭建初始环境被打赏50分 | |
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分 | |
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分 | |
【FRDM-MCXN947评测】核间通信MUTEX被打赏50分 |