我正在使用 CYT4BF 系列。
通常，MOSI 引脚的输出状态由主站发送的最后一位数据的状态决定。
而且，即使在 SPI 通信完成之后，MOSI 引脚的输出状态仍保持最后一个比特状态。
问：在SPI通信完成后，是否有选项或方法可以将SPI MOSI引脚输出状态保持在默认的高电平或低电平？
（即使将 GPIO_OUT 寄存器设置为 “低” 或 “高” 也不会改变 SPI MOSI 引脚的输出状态。）
 我要赚赏金打赏帖 |
|
|---|---|
| 【S32K3XX】FlexCAN 模块配置使用被打赏￥30元 | |
| 【S32K3XX】FlexCAN RAM 资源分配整理被打赏￥25元 | |
| 【S32K3XX】IPCF 适配核间中断处理被打赏￥21元 | |
| 【S32K3XX】IPCF 核间通讯模块UNMANAGED方式使用被打赏￥29元 | |
| 片外存储Flash使用方法(Arduino IDE环境)被打赏￥22元 | |
| 三分钟快速上手ESP-NOW(ArduinoIDE环境)被打赏￥23元 | |
| 【S32K3XX】LPSPI参数配置说明被打赏￥21元 | |
| 在WT9932C61-TINY上实现超声波测距被打赏￥22元 | |
| 基于WT9932C61-TINY的环境构建及OLED屏驱动测试被打赏￥20元 | |
| 【S32K3XX】Core-to-Core 中断使用被打赏￥21元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
