我正在使用 CYT4BF 系列。
通常，MOSI 引脚的输出状态由主站发送的最后一位数据的状态决定。
而且，即使在 SPI 通信完成之后，MOSI 引脚的输出状态仍保持最后一个比特状态。
问：在SPI通信完成后，是否有选项或方法可以将SPI MOSI引脚输出状态保持在默认的高电平或低电平？
（即使将 GPIO_OUT 寄存器设置为 “低” 或 “高” 也不会改变 SPI MOSI 引脚的输出状态。）
共2条
1/1 1 跳转至页
CYT4BF在SPI通信完成后，是否有选项或方法可以将SPIMOSI引脚输出状态保持在默认的高电平或低电平？
2楼
根据CYT4BF系列的规格和描述，并没有提到可以通过选项或方法将SPI MOSI引脚的输出状态保持在默认的高电平或低电平。通常情况下，MOSI引脚的输出状态由主站发送的最后一位数据的状态决定，并且即使在SPI通信完成之后，MOSI引脚的输出状态仍保持最后一个比特的状态。如果需要保持SPI MOSI引脚的输出状态为默认的高电平或低电平，可能需要在软件或硬件上做出相应的修改来实现。建议查阅CYT4BF系列的数据手册以获取更详细的信息和可能的解决方案。
共2条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 【有奖活动】分享技术经验，兑换京东卡 | |
| 话不多说，快进群！ | |
| 请大声喊出：我要开发板！ | |
| 【有奖活动】EEPW网站征稿正在进行时，欢迎踊跃投稿啦 | |
| 奖！发布技术笔记，技术评测贴换取您心仪的礼品 | |
| 打赏了！打赏了！打赏了！ | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂