这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » MCU » 用于并行采样的EVADC同步转换,如何在最大化采样率的同时最大限度地减少抖动?

共1条 1/1 1 跳转至

用于并行采样的EVADC同步转换,如何在最大化采样率的同时最大限度地减少抖动?

高工
2024-08-18 18:02:35     打赏

在我的应用程序中,HSPDM 触发 EVADC 同时对两个通道进行采样。
我应该如何配置 EVADC 以最大限度地减少采样抖动并最大限度地提高采样率?

在用户手册中,它提到 SSE=0,USC=0 " 提供相对于触发信号 " 的最小样本抖动。
但是,样本和转化之间会有差距。 就我而言,触发信号来自 HSPDM,几乎没有抖动,对吧? 那么,我应该配置 SSE=0、USC=1 以实现最小抖动和最大采样率吗?
但是,SSE=0,USC=1 将忽略 " Phase Sync " 信号,并且用户手册还提到 " 必须设置相位同步器才能让 EVADC 达到其有记录的性能。" SSE=0、USC=1 设置会降低 ADC 结果精度吗?

请告知最适合我的手机壳的设置是什么?
为了实现最小的抖动、最大的采样率和最准确的结果,我还应该考虑什么?




关键词: EVADC     采样率     抖动    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]