EEPW论坛

如果有人问您应使用哪种拓扑来实现隔离式低功耗输出，那么您可能首先会想到反激式拓扑。虽然反激式拓扑是一种出色的拓扑结构，具有低成本、低元件数量和易于增加更多输出等优点，但它仍有几项缺陷。与反激式变压器漏电感相关的场效应晶体管 (FET) 和整流器振铃会产生电磁干扰 (EMI)、增加元件应力并降低效率。此外，当存在多个输出时，难以获得良好调节的电压，尤其是在负载变化较大的情况下。下面了解一下另一种方法，即隔离单端初级电感转换器 (SEPIC) 如何减轻反激式拓扑的一些问题。

SEPIC 是非隔离式拓扑。不过与反激式拓扑一样，您可以轻松添加额外变压器绕组来产生隔离式输出。图 1 简化原理图显示了一个标准 SEPIC 转换器，该转换器在左侧生成一个非隔离式输出，在右侧额外生成两个隔离式输出。第一个隔离式绕组提供标称 6V 输出，作为 5V 线性稳压器的输入。第二个隔离式绕组堆叠在第一个绕组之上，产生非稳压 12V 输出。

您需要在 VOUT1 的变压器绕组和隔离式绕组（VOUT2、VOUT3）之间实现紧密耦合，因为这些绕组中的能量同时传输到全部三个输出。这些绕组之间的漏电感只会降低它们的电压调节性能。不过，SEPIC 的初级绕组和 VOUT1 绕组之间不需要紧密耦合。之所以能够实现超小 FET 振铃，是因为当升压 FET 关断时，电容器 CAC 为泄漏能量进入 VOUT1 提供了一条低阻抗路径。由于 SEPIC 的初级绕组电压波形的振铃比反激式拓扑小得多，因此改善了输出电压调节性能，特别是在经常发生尖峰峰值检测的极端交叉负载条件下。


方程式 1

图 2 显示了 SEPIC 和反激式转换器之间的 FET 电压振铃差异。只需移除 CAC 即可从 SEPIC 电路获得反激式 FET 电压波形，从而将其转换为反激式电路。消除 FET 上的振铃可显著降低传导到隔离式输出的非耦合能量，从而改善调节性能。


图 3：具有双路隔离式输出的实际 SEPIC 设计


图 5：原型电路硬件

隔离式 SEPIC 转换器可能不是用于增加隔离式输出电压的首选，但与反激式转换器相比，它对于漏电感相关振铃的抗干扰度更高，因此可以改善输出电压调节性能。这样可能无需额外进行后置调节，从而节省成本。