EEPW论坛

BTI是芯片老化的“隐形推手”，严重影响器件可靠性。本文深度解析NBTI与PBTI机理，探讨其在先进制程及SiC器件中的失效表现与对抗策略，揭示如何通过工艺创新与设计冗余，保障半导体系统的长期稳定运行。

偏置温度不稳定性（BTI）是半导体器件在偏压和温度共同作用下，电学参数随时间发生漂移的物理现象，是芯片老化的重要机制之一。它不像电迁移那样直接导致断路，而是通过缓慢改变晶体管特性，使芯片性能逐渐下降、功耗增加、噪声变大，最终可能引发时序错误或失效。BTI广泛存在于各类MOSFET器件中，在先进制程和宽禁带半导体（如SiC）中尤为显著。

BTI的物理机理与分类

BTI的本质源于栅极氧化层及界面处的缺陷。在高温和偏压应力下，晶体管内部的电荷陷阱被激活，捕获载流子（电子或空穴），导致阈值电压漂移、饱和漏极电流和跨导减小。以PMOS器件中常见的NBTI为例，反应扩散模型解释为：Si/SiO₂界面处钝化的Si-H键在垂直电场和空穴作用下断裂，释放出的氢原子或分子向栅极扩散，留下带正电的界面态和氧化层陷阱，从而改变器件参数。对于NMOS，PBTI则与高介电常数材料（如HfO₂）引入的额外缺陷密切相关。

BTI通常分为负偏压温度不稳定性（NBTI）和正偏压温度不稳定性（PBTI）。NBTI主要发生在PMOS器件加负栅压时，表现为阈值电压绝对值增大；PBTI主要影响NMOS，在高k金属栅工艺后愈发明显。在传统亚微米工艺中NBTI是关注焦点，而进入先进节点（7nm/5nm/3nm）后，栅氧化层极薄（仅几埃），界面态和陷阱对器件特性的影响被放大，加上高k材料本身缺陷较多，使得BTI效应更为严峻。在SiC MOSFET中，由于SiC/SiO₂界面缺陷能量范围宽，载流子更容易被捕获或释放，导致BTI行为比Si器件更复杂。

BTI的失效表现与影响因素

BTI引起的参数漂移主要包括阈值电压偏移、饱和电流下降、跨导降低，进而造成电路延迟增大、时序余量紧张。实际使用中，电子设备会表现出运行变慢、卡顿、功耗上升、偶发死机等现象。例如手机使用一年后掉帧、路由器长期运行后断流、车载中控高温下卡顿等，均与BTI导致的老化有关。在服务器、工控、车规等领域，若BTI控制不当可能引发安全事故。

BTI的退化程度受偏压、温度、时间以及材料特性共同影响。偏压越高、温度越高，退化速率越快。对于SiC MOSFET，由于禁带宽度大（3.2eV），导带底位置高，电子从导带跃迁至界面态所需能量较低，因此PBTI漂移量比Si器件大（最佳工艺下约8倍，但绝对值在0.1V以内）；而NBTI方面，优化后的SiC MOSFET可与Si器件相当，甚至漂移斜率更小。此外，界面态密度、能带结构、载流子迁移率等因素也决定了BTI的恢复特性和准永久分量。

AC BTI的特殊性

除了直流应力（DC BTI）外，交流应力（AC BTI）对SiC MOSFET的影响不容忽视。在Si器件中，AC BTI漂移通常小于DC BTI，因为开关过程会刷新界面态状态，削弱累积效应。但在SiC中，由于界面态密度高、载流子捕获后难以快速释放，且材料迁移率较低，AC BTI漂移量可能超过DC BTI。实验表明，AC BTI下阈值电压始终正向漂移，导致沟道电阻增大、导通损耗上升。其退化程度主要取决于开关频率、栅压上下限和温度：开关次数相同时，漂移量几乎相同，即与应力时间无关；栅压下限越负（关断场强增大），漂移斜率越大；栅压上限和温度升高则加剧漂移。

工程中的应对策略

BTI无法彻底消除，但可通过多种手段抑制或规避。在工艺层面，优化栅介质质量、降低界面态密度、改进HKMG工艺是根本途径。在电路设计层面，可增加时序余量以容忍长期漂移，或采用动态电压频率调整（DVFS）在非满负载时降低工作电压，减缓BTI累积。此外，流片前利用EDA工具进行BTI仿真和寿命评估至关重要，通过预测数年后的参数漂移量，识别关键路径，确保产品在预期寿命内满足规范。对于SiC器件，还需将AC BTI纳入可靠性标准（如JESD22、AEC-Q101的完善），并采用改进的测量方法（如预处理脉冲、反向脉冲）准确区分快速恢复分量与准永久分量。

BTI是半导体器件可靠性领域的基础效应，贯穿从材料选择、工艺开发到电路设计的全过程。理解其机理、准确评估其影响并采取有效对抗措施，是保障芯片长期稳定运行的关键。