EEPW论坛

问 CPLD在上电后输出IO都为低电平，通过软件的办法怎么样实现CPLD在上电后输出IO为高呢？通过硬件的办法又怎么样来实现呢？  答 1: 加个复位信号~~~~~~ 答 2: pull－up电阻 答 3: 谢谢  不过好象不行呵呵 不好意思 我没说明白，是这样的，我的输出IO直接接继电器，如果IO输出为低那么继电器就导通，所以我的这板卡一上电继电器就导通，有很多继电器，所以一上电就有很大的电流，大概800ma左右，这样的话对CPLD很危险，所以我想最好能在硬件不改动的情况下靠软件看能不能实现上电输出高的情况 答 4: CPLD可以设计成输入态或置成高电平输出。CPLD监测上电一般是通过硬件复位信号，在上电时复位信号有效，这时置相关IO为高就可以。但在CPLD上电瞬间实际有一个不定态，这个时间应该比继电器吸合的时间短，如果电路中CPLD上电较晚就会延长这个不定态，就有可能出现上电时误动作。 答 5: 改变接法!
输出IO直接接继电器，如果IO输出为低那么继电器就导通 .那么 改变接法!   听你话音似乎是继电器另一端接五伏, 你可以接个NPN再接继电器.
答 6: :)对，另一端接5V  谢谢大家帮助！！！我现在正在测试这种办法，看行不行：就是原来接5V的那端接CPLD的IO，原来接IO的那端接地！ 答 7: 如果CPLD后级接的不是继电器，也需要输出高电平。怎么办呢？呀，楼主，我和你遇到了同一个问题！能告诉我怎么解决吗？
由于我的CPLD后级接的不是继电器，所以无法采用zhang123朋友介绍的方法。 答 8: 软件方法有吗？ 答 9: 你是什么问题？你怎么接的？你的CPLD接的什么？ 答 10: 软件方法可以通过延时。liudewei楼主说的问题怕不行了，只有通过类似时间继电器的机制，开， 延迟开 ，反之。 答 11: re对于初始电平是“高电平“而有效电平是”低电平“的，可以使用PNP三极管做驱动，例如9012、8550、2N3096；对于初始电平是“低电平“而有效电平是”高电平“的，可以使用NPN三极管做驱动，例如9013、8050，2N3094;